雙極型集成電路是在硅平面晶體管的基礎(chǔ)上發(fā)展起來(lái)的，最早的是雙極型數(shù)字邏輯集成電路。在數(shù)字邏輯集成電路的發(fā)展過(guò)程中，曾出現(xiàn)過(guò)多種不同類型的電路形式。常見(jiàn)的雙極型集成電路可分類如下。

　　DCTL電路是種雙極型數(shù)字邏輯集成電路，因存在嚴(yán)重的“搶電流”問(wèn)題(見(jiàn)電阻-晶體管邏輯電路)而不實(shí)用。RTL電路是種有實(shí)用價(jià)值的雙極型集成電路。早期的數(shù)字邏輯系統(tǒng)曾采用過(guò) RTL電路，后因基極輸入回路上有電阻存在，限制了開(kāi)關(guān)速度。此外,RTL邏輯電路的抗干擾的性能較差，使用時(shí)負(fù)載又不能多，因而被淘汰。電阻-電容-晶體管邏輯電路（RCTL）是為了改善RTL電路的開(kāi)關(guān)速度而提出來(lái)的，即在RTL電路的電阻上并接電容。實(shí)際上 RCTL電路也未得到發(fā)展。DTL電路是繼 RTL電路之后為提高邏輯電路抗干擾能力而提出來(lái)的。DTL電路在線路上采用了電平位移二極管,抗干擾能力可用電平位移二極管的個(gè)數(shù)來(lái)調(diào)節(jié)。常用的 DTL電路的電平位移二極管，是用兩個(gè)硅二極管串接而成，其抗干擾能力可提高到1.4伏左右（見(jiàn)二極管-晶體管邏輯電路）。HTL電路是在 DTL電路的基礎(chǔ)上派生出來(lái)的。HTL電路采用反接的齊納二極管代替DTL電路的電平位移二極管,使電路的閾值提高到約7.4伏左右(見(jiàn)高閾值邏輯電路)?？勺冮撝颠壿嬰娐?VTL)也是DTL電路系列中的另一種變形電路。閾值邏輯電路(TLC)是 HTL和VTL邏輯電路的總稱。TTL邏輯電路是在DTL邏輯電路基礎(chǔ)上演變而來(lái)，于1962年研制成功。為了提高開(kāi)關(guān)速度和降低電路功耗,TTL電路在線路結(jié)構(gòu)上經(jīng)歷了三代電路形式的改進(jìn)(見(jiàn)晶體管-晶體管邏輯電路)。

　　以上均屬飽和型電路。在進(jìn)一步探索提高飽和型電路開(kāi)關(guān)速度的同時(shí)，發(fā)現(xiàn)晶體管多余載流子的存儲(chǔ)效應(yīng)是一個(gè)極重要的障礙。存儲(chǔ)現(xiàn)象實(shí)質(zhì)上是電路在開(kāi)關(guān)轉(zhuǎn)換過(guò)程中由多余載流子所引起。要提高電路開(kāi)關(guān)速度,除了減少晶體管PN結(jié)電容，或者設(shè)法縮短多余載流子的壽命以外，就得減少和消除晶體管內(nèi)載流子存儲(chǔ)現(xiàn)象。60年代末和70年代初，人們開(kāi)始在集成電路中利用熟知的肖特基效應(yīng)。在TTL電路上制備肖特基勢(shì)壘二極管,把它并接在原有晶體管的基極和集電極上，使晶體管開(kāi)關(guān)時(shí)間縮短到1納秒左右；帶肖特基勢(shì)壘二極管箝位的TTL門電路的平均傳輸延遲時(shí)間達(dá)2～4納秒。

　　肖特基勢(shì)壘二極管-晶體管-晶體管邏輯電路(STTL)屬于第三代 TTL電路。它在線路上采用了肖特基勢(shì)壘二極管箝位方法，使晶體管處于臨界飽和狀態(tài)，從而消除和避免了載流子存儲(chǔ)效應(yīng)。與此同時(shí),在TTL電路與非門輸出級(jí)倒相器的基極引入晶體管分流器，可以改善與非門特性。三極管帶有肖特基勢(shì)壘二極管，可避免進(jìn)入飽和區(qū)，具有高速性能；輸出管加上分流器，可保持輸出級(jí)倒相的抗飽和程度。這類雙極型集成電路，已不再屬于飽和型集成電路，而屬于另一類開(kāi)關(guān)速度快得多的抗飽和型集成電路。

　　發(fā)射極耦合邏輯電路(ECL)是電流型邏輯電路(CML)。這是一種電流開(kāi)關(guān)電路, 電路的晶體管工作在非飽和狀態(tài),電路的開(kāi)關(guān)速度比通常TTL電路又快幾倍。ECL邏輯電路把電路開(kāi)關(guān)速度提高到 1納秒左右，大大超過(guò) TTL和STTL電路。ECL電路的出現(xiàn),使雙極型集成電路進(jìn)入超高速電路范圍。

　　集成注入邏輯電路 (I2L)又稱合并晶體管邏輯電路(MTL)，是70年代研制成的。在雙極型集成電路中，I2L電路的集成密度是的。

　　三層結(jié)構(gòu)邏輯電路(3TL)是1976年中國(guó)在I2L電路的基礎(chǔ)上改進(jìn)而成,因有三層結(jié)構(gòu)而得名。3TL邏輯電路采用NPN管為電流源，輸出管采用金屬做集電極(PNM)，不同于I2L結(jié)構(gòu)。

　　多元邏輯電路(DYL)和雙層邏輯電路(DLL)，是1978年中國(guó)研制成功的新型邏輯電路。DYL邏輯電路線性與或門,能同時(shí)實(shí)現(xiàn)開(kāi)關(guān)邏輯和線性邏輯處理功能。DLL電路是通過(guò)ECL和TTL邏輯電路雙信息內(nèi)部變換來(lái)實(shí)現(xiàn)電路邏輯功能的。

　　此外，在雙極型集成電路發(fā)展過(guò)程中，還有許多其他型式的電路。例如,發(fā)射極功能邏輯電路(EFL)、互補(bǔ)晶體管邏輯電路(CTL)、抗輻照互補(bǔ)恒流邏輯電路(C3L)、電流參差邏輯電路(CHL)、三態(tài)邏輯電路(TSL)和非閾值邏輯電路(NTL)等。

　　是利用PN結(jié)隔離技術(shù)制備雙極型集成電路倒相器的工藝流程，圖中包括一個(gè)NPN晶體管和一個(gè)負(fù)載電阻R。原始材料是直徑為75～150毫米摻P型雜質(zhì)的硅單晶棒，電阻率ρ=10歐·厘米左右。其工藝流程是：先經(jīng)過(guò)切片、研磨和拋光等工藝(是硅片制備工藝)制備成厚度約300～500微米的圓形硅片作為襯底，然后進(jìn)行外延生長(zhǎng)、氧化、光刻、擴(kuò)散、蒸發(fā)、壓焊和多次硅片清洗，進(jìn)行表面鈍化和成品封裝。

　　制作雙極型集成電路芯片需要經(jīng)過(guò) 5次氧化，對(duì)氧化硅 (SiO2)薄層進(jìn)行5次光刻，刻蝕出供擴(kuò)散摻雜用的圖形窗口。還經(jīng)過(guò)兩次光刻，刻蝕出金屬鋁互連布線和鈍化后用于壓焊點(diǎn)的窗口。因此，整套雙極型集成電路掩模版共有 7塊。即使通常省去鈍化工藝，也需要進(jìn)行6次光刻，需要6塊掩模版。

　　雙極型集成電路的制造工藝，是在平面工藝基礎(chǔ)上發(fā)展起來(lái)的。與制造單個(gè)雙極型晶體管的平面工藝相比，具有若干工藝上的特點(diǎn)。

　　①　雙極型集成電路中各元件之間需要進(jìn)行電隔離。集成電路的制造，先是把硅片劃分成一定數(shù)目的相互隔離的隔離區(qū)；然后在各隔離區(qū)內(nèi)制作晶體管和電阻等元件。在常規(guī)工藝中大多采用PN結(jié)隔離，即用反向PN結(jié)達(dá)到元件之間相互絕緣的目的。除PN結(jié)隔離以外，有時(shí)也采用介質(zhì)隔離或兩者混合隔離法（見(jiàn)隔離技術(shù)）。

　?、凇‰p極型集成電路中需要增添隱埋層。通常，雙極型集成電路中晶體管的集電極，必須從底層向上引出連接點(diǎn)，因而增加了集電極串連電阻，這不利于電路性能。為了減小集電極串連電阻，制作晶體管時(shí)在集電極下邊先擴(kuò)散一層隱埋層，為集電極提供電流低阻通道和減小集電極的串聯(lián)電阻。隱埋層，簡(jiǎn)稱埋層，是隱埋在硅片體內(nèi)的高摻雜低電阻區(qū)。埋層在制作集成電路之前預(yù)先“埋置”在晶片體內(nèi)。其工藝過(guò)程是：在 P型硅片上，在預(yù)計(jì)制作集電極的正下方某一區(qū)域里先擴(kuò)散一層高濃度施主雜質(zhì)即N+區(qū);而后在其上再外延生長(zhǎng)一層N型硅單晶層。于是，N型外延層將N+區(qū)隱埋在下面,再在這一外延層上制作晶體管。

　?、邸‰p極型集成電路通常采用擴(kuò)散電阻。電路中按電阻阻值大小選擇制備電阻的工藝，大多數(shù)是利用晶體管基區(qū)P型擴(kuò)散的同時(shí)，制作每方約 150～200歐·厘米的P型擴(kuò)散電阻。但是,擴(kuò)散電阻存在阻值誤差大、溫度系數(shù)高和有寄生效應(yīng)等缺點(diǎn)。除采用擴(kuò)散電阻外，有時(shí)也采用硅單晶體電阻。

　　④　雙極型集成電路元件間需要互連線，通常為金屬鋁薄層互連線。單層互連布線時(shí)難以避免交叉的位置，必要時(shí)可采用濃磷擴(kuò)散低阻區(qū)，簡(jiǎn)稱磷橋連接法。

　?、荨‰p極型集成電路存在寄生效應(yīng)。雙極型集成電路的縱向NPN晶體管，比分立晶體管多一個(gè)P型襯底層和一個(gè)PN結(jié)。它是三結(jié)四層結(jié)構(gòu)。增加的襯底層是所有元件的公共襯底，增加的一個(gè)PN結(jié)是隔離結(jié)(包括襯底結(jié))。雙極型集成電路因是三結(jié)四層結(jié)構(gòu)而會(huì)產(chǎn)生特有的寄生效應(yīng)：無(wú)源寄生效應(yīng)、擴(kuò)散電阻的寄生電容和有源寄生效應(yīng)。隔離電容是集電極N型區(qū)與隔離槽或襯底P型區(qū)形成的PN結(jié)產(chǎn)生的電容。隔離和襯底接電位，所以這個(gè)電容就是集電極對(duì)地的寄生電容。擴(kuò)散電阻的寄生電容是擴(kuò)散電阻P型區(qū)與集電極外延層N型區(qū)產(chǎn)生的PN結(jié)電容，也屬無(wú)源寄生效應(yīng)。這一PN結(jié)電容總是處于反偏置工作狀態(tài)。有源寄生效應(yīng)即 PNP寄生晶體管。在電路中，NPN晶體管的基區(qū)、集電區(qū)（外延層）和襯底構(gòu)成PNP寄生晶體管。在通常情況下，因PN結(jié)隔離，外延層和襯底之間總是反向偏置。只有當(dāng)電路工作時(shí),NPN管的集電結(jié)正偏，寄生PNP管才進(jìn)入有源區(qū)。